Hi Anonym !
Deine Aussage trifft nur auf die alten HX-Boards für Sockel7 zu,
aber hier handelt es sich um einen LX-Chipsatz und ein Slot1-Board, d.h. das Board hat überhaupt keinen L2-Cache, denn der ist in der CPU integriert !! Wo willst Du dann den TAG-Ram aufstecken ???
Die Cacheable Area eines FSB-66 PIIs beträgt 512 MB, ein PPGA-Celeron kann sogar 4 GB verwalten !!!! Aber dies ist in diesem Fall eh ziemlich egal, da der maximale Speicherausbau des LX-Chipsatzes 512 MB beträgt, zudem sollten die dazu verwendeten RAM-Riegel nur eine maximale Speicherdichte von 64 MBit aufweisen....
cu Bavarius