Na,
habe vor kurzem gelesen, dass der Celeron 2 eigentlich ein PIII ist, dass er die gleiche Architektur und den Coppermine Kern besitzt, war mir schon vorher klar...
Meiner läuft auch auf 100MHZ FSB, also schmilzt das 66MHZ Manko auch wieder dahin.
Der Unterschied: Der L2 Cache von 128KB beim Celli, der 256KB Cache vom PIII.
So weit so gut. Aber jetzt hörte ich, dass der auf dem DIE platzierte L2 Cache auf dem Celeron, und jetzt kommts, auch 256KB beträgt!
Intel lässt aber von dem Celeron nur 128 ansteuern. Somit ist der Celeron in der Produktion z.B. nur marginal billiger, wenn überhaupt.
Denn physikalisch ist ja der Cache vorhanden.
Was ich mich jetzt gefragt habe, und jetzt sind die Spezialisten gefragt, kann man den nicht irgendwie nutzen? Z.B. irgendeinen Pin abklemmen, oder sonst etwas? Man bedenke nur den Bleistiftrick bei den Durons bzw. Athlons.
Habe keine Ahnung wie, aber könnte doch irgendwie gehen, oder?
Atrus
Archiv Prozessoren 8.660 Themen, 54.742 Beiträge
Bei der PIII Produktion werden die DIEs selektiert, bei den DIEs wo der L2 Cache (256kB) nicht richtig funktioniert, wird der fehlerhafte Cachebereich gesperrt (und danach auf einen 66er FSB runtergetaktet), damit es nicht solche und solche Celerons gibt, werden überall 128kB Cache gesperrt (die, wo mehr fehlerhaft ist werden komplett ausgesondert). Deshalb geht bei den meisten Celerons auch ein 100er FSB (weil der Rest des Caches oftmals fehlerlos ist).
Wie allgemein Bekannt, sind alle Coppermines Multiplikator-gelockt. Genauso verhält es sich mit dem Cache. Und sollte es trotzdem irgendeine Möglichkeit geben, den Cache freizuschalten (wenn dann geht sowieso nur alles), würde das ganze nicht viel Freude bereiten, da der rest sowieso fehlerhaft ist (sonst wäre er nicht ausgesondert worden).
Wolfhound